

ELECTRÓNICA DIGITAL 2

CLASE 6


Programación en Lenguaje Ensamblador: Interrupciones

Ing. Emiliano Migliore

Interrupciones: Secuencia de Ejecución de Interrupción

Cuando se genera una interrupción externa el MCU guarda la dirección de memoria siguiente (PC+1) a la dirección en donde se produjo la interrupción, apilándola (PUSH) automáticamente en el STACK y guardando la dirección por defecto 0x04h (vector de interrupción) en el PC. La dirección de memoria que contiene el vector de interrupción se omite durante el flujo normal del programa.

La parte de programa que se ejecutará al hacer un pedido de interrupción se le denomina **Rutina de Servicio de Interrupción (ISR)**. Su primera instrucción se encuentra en el vector de interrupción. Cuando se finaliza ISR el MCU debe alcanzar la instrucción **RETFIE**, tomando (POP) la dirección de la pila para continuar con la ejecución de programa desde donde se interrumpió.




Interrupciones: Registros de Interrupción

Al llegar un pedido de interrupción, no significa que una interrupción ocurrirá automáticamente, puesto que debe ser habilitada por el usuario (por el programa) también. Por esta razón, hay bits especiales utilizados para habilitar o deshabilitar interrupciones. Es fácil de reconocerlos por las letras contenidas en sus nombres:

- **xxxIE (Interrupt Enable – Habilitación de Interrupción)**
- **xxxIF (Interrupt Flag - Bandera de Interrupción)**


El bit IF indica que una solicitud de interrupción ha llegado sin verificar si está habilitada.



Nota:

*Cabe destacar que los bits de cada bandera no se ponen a cero automáticamente, sino que deben ser manipulados por software **“Bajar la Bandera”**, mientras que la rutina de interrupción continúa ejecutándose. Si no hacemos caso a este detalle, ocurrirá otra interrupción inmediatamente después de volver al programa principal, aunque no hay más solicitudes de interrupción. Simplemente, la bandera, así como el bit IE, se quedan en uno.*

Interrupciones: Bits de Control



Interrupciones: Bits de Control

El control global de las interrupciones se hace a través de bits en el registro **INTCON**. Los dos principales son **GIE** y **PEIE**.

El bit **GIE (INTCON<7>)** es el **bit maestro** que habilita o deshabilita *todas* las interrupciones habilitadas individualmente.

- GIE = 1** $\Rightarrow$ habilita todas las interrupciones del MCU (que estén habilitadas y con bandera activa).
- GIE = 0** $\Rightarrow$ deshabilita todas las interrupciones del MCU. Es decir, ninguna interrupción se reconoce, aunque otras estén habilitadas.

Al entrar en una interrupción, el hardware **establece GIE = 0 automáticamente**, para evitar que otra interrupción interrumpa la ISR y se produzca un overflow del STACK al atender muchas interrupciones. Cuando se ejecuta **RETFIE** (al retornar de una ISR), el hardware **restaura GIE = 1**, re-habilitando las interrupciones.

INTCON: INTERRUPT CONTROL REGISTER

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-x
GIE	PEIE	TOIE	INTE	RBIE ⁽¹⁾	TOIF ⁽²⁾	INTF	RBIF
bit 7							bit 0

bit 7 **GIE:** Global Interrupt Enable bit
1 = Enables all unmasked interrupts
0 = Disables all interrupts

Interrupciones: Bits de Control

El bit **PEIE (INTCON<6>)** controla si las **interrupciones de periféricos** están habilitadas.

PEIE = 1 y **GIE = 1** $\Rightarrow$ habilita todas las interrupciones de periféricos (TMR1, TMR2, ADC, USART, etc.).
PEIE = 0 $\Rightarrow$ deshabilita todas las interrupciones de periféricos. Es decir, ninguna interrupción de periférico se reconoce, aunque los módulos tengan sus flags activados.

Nota: PEIE no afecta a las interrupciones “externas al CPU” como **INT/RB0** o **PORTB**; esas dependen solo de GIE y su enable correspondiente.

INTCON: INTERRUPT CONTROL REGISTER

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-x
GIE	PEIE	TOIE	INTE	RBIE ⁽¹⁾	TOIF ⁽²⁾	INTF	RBIF
bit 7							bit 0

bit 6 **PEIE:** Peripheral Interrupt Enable bit
1 = Enables all unmasked peripheral interrupts
0 = Disables all peripheral interrupts

Interrupciones: Interrupción Externa (INT/RB0)

La **Interrupción Externa (INT)** en el pin **RB0** permite detectar un flanco ascendente o descendente de una señal externa.

El bit **INTE (Interrupt Enable)** se ubica en el registro **INTCON<4>**.

INTE = 1 $\Rightarrow$ habilita la interrupción por RB0.

INTE = 0 $\Rightarrow$ deshabilita la interrupción por RB0.

El bit **INTF (Interrupt Flag)** se ubica en el registro **INTCON<1>**.

INTF = 1 $\Rightarrow$ se ha producido una interrupción por RB0.

INTF = 0 $\Rightarrow$ no se ha producido una interrupción por RB0.

INTCON: INTERRUPT CONTROL REGISTER

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-x
GIE	PEIE	TOIE	INTE	RBIE ⁽¹⁾	TOIF ⁽²⁾	INTF	RBIF
bit 7			bit 0				

- bit 4

INTE: INT External Interrupt Enable bit
1 = Enables the INT external interrupt
0 = Disables the INT external interrupt
- bit 1

INTF: INT External Interrupt Flag bit
1 = The INT external interrupt occurred (must be cleared in software)
0 = The INT external interrupt did not occur

Interrupciones: Interrupción Externa (INT/RB0)

El bit **INTEDG** (Interrupt Edge Selection) se ubica en el registro OPTION_REG<6>.

INTEDG = 1 $\Rightarrow$ interrupción de RB0 generada por flanco ascendente.

INTEDG = 0 $\Rightarrow$ interrupción de RB0 generada por flanco descendente.

OPTION_REG: OPTION REGISTER


R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1
$\overline{\text{RBPU}}$	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0
bit 7							bit 0

bit 6

INTEDG: Interrupt Edge Select bit

1 = Interrupt on rising edge of INT pin

0 = Interrupt on falling edge of INT pin



Interrupciones: Interrupción por Cambio de Estado (PORTB)

Las **Interrupt-on-Change (IOC)** del **PORTB** permiten detectar cambios de estado lógico en los pines del PORTB.

El bit **RBIE (Interrupt Enable)** se ubica en el registro **INTCON<3>**.

RBIE = 1 $\Rightarrow$ habilita la interrupción por Puerto B.

RBIE = 0 $\Rightarrow$ deshabilita la interrupción por Puerto B.

El bit **RBIF (Interrupt Flag)** se ubica en el registro **INTCON<0>**.

RBIF = 1 $\Rightarrow$ se ha producido una interrupción por Puerto B.

INTF = 0 $\Rightarrow$ no se ha producido una interrupción por Puerto B.

INTCON: INTERRUPT CONTROL REGISTER

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-x
GIE	PEIE	TOIE	INTE	RBIE ⁽¹⁾	TOIF ⁽²⁾	INTF	RBIF
bit 7							bit 0

- bit 3

RBIE: PORTB Change Interrupt Enable bit⁽¹⁾
1 = Enables the PORTB change interrupt
0 = Disables the PORTB change interrupt
- bit 0

RBIF: PORTB Change Interrupt Flag bit
1 = When at least one of the PORTB general purpose I/O pins changed state (must be cleared in software)
0 = None of the PORTB general purpose I/O pins have changed state

Note 1: IOCB register must also be enabled.

Interrupciones: Interrupción por Cambio de Estado (PORTB)

Nota 1: El registro **IOCB** se utiliza para **habilitar selectivamente** la interrupción por cambio en cada pin del **PORTB**.

IOCB: INTERRUPT-ON-CHANGE PORTB REGISTER

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
IOCB7	IOCB6	IOCB5	IOCB4	IOCB3	IOCB2	IOCB1	IOCB0
bit 7							bit 0

bit 7-0 **IOCB<7:0>**: Interrupt-on-Change PORTB Control bit
1 = Interrupt-on-change enabled
0 = Interrupt-on-change disabled

Interrupciones: Interrupción por Cambio de Estado (PORTB)

El bit **NOT_RBPU** se ubica en el registro **OPTION_REG<7>**, y controla las resistencias de pull-up internas del puerto B.

NOT_RBPU = 1 $\Rightarrow$ deshabilita las resistencias internas del puerto B.


NOT_RBPU = 0 $\Rightarrow$ habilita las resistencias internas del puerto B.

OPTION_REG: OPTION REGISTER

R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1
<u>RBP</u> <u>U</u>	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0
bit 7							bit 0

bit 7

- RBP****U**: PORTB Pull-up Enable bit
- 1 = PORTB pull-ups are disabled
 - 0 = PORTB pull-ups are enabled by individual PORT latch values



Interrupciones: Interrupción por Cambio de Estado (PORTB)

WPUB = 1 $\Rightarrow$ deshabilita la resistencia interna de pull-up.

WPUB = 0 $\Rightarrow$ habilita la resistencia interna de pull-up.

WPUB: WEAK PULL-UP PORTB REGISTER

R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1
WPUB7	WPUB6	WPUB5	WPUB4	WPUB3	WPUB2	WPUB1	WPUB0
bit 7							bit 0

bit 7-0 **WPUB<7:0>**: Weak Pull-up Register bit
1 = Pull-up enabled
0 = Pull-up disabled


Note 1: Global $\overline{\text{RBP}}\text{U}$ bit of the OPTION register must be cleared for individual pull-ups to be enabled.

2: The weak pull-up device is automatically disabled if the pin is configured as an output.


Nota: Todos los pines del PORTB tienen las resistencias pull-up integradas.

Al tener un alto nivel de resistencia (varias decenas de $k\Omega$), estas resistencias "virtuales" no afectan a los pines configurados como salidas, sino que sirven de un complemento útil a las entradas. Estas resistencias están conectados a las entradas de los circuitos lógicos CMOS. De lo contrario, se comportarían como si fueran flotantes gracias a su alta resistencia de entrada.

Pin con resistencia pull-up




Pin sin resistencia pull-up



Ejercicio Anexo 2: Circuito de Entrada de Datos

El siguiente ejemplo consiste en la implementación de un algoritmo en ASM que sea capaz de realizar la entrada de datos numéricos mediante un teclado matricial.




Ejercicio Anexo 2: Circuito de Entrada de Datos

Estructura Interna del Teclado Matricial


La estrategia a seguir consiste en configurar las filas F1 a F4 (RB7 a RB4) como salida, y configurar las columnas C1 a C4 (RB3 a RB0) como entrada. Las columnas en estado normal (sin presionar las teclas) se encontrarán en nivel alto, y al presionar una tecla se conecta una fila con una columna. Esto produce un cambio de nivel en alguna de las columnas (De nivel alto a bajo), y se genera una interrupción por Puerto B.

Para detectar que tecla se ha presionado, se colocan las filas a nivel alto, y se pasan a nivel bajo de una por vez, detectando si se produce algún cambio en las columnas.







Control Antirrebote

En el momento de presionar un botón pulsador o cualquier conmutador electromecánico es inevitable que se produzca un pequeño arco eléctrico durante el breve instante en que las placas del contacto se aproximan o se alejan de sus puntos de conexión.




La duración de este depende de la calidad de los switches y la velocidad de accionamiento, pero no dura más de 20 milisegundos.

Arquitectura del Software



Arquitectura del Software



Arquitectura del Software

